电子设计自动化(EDA)或计算机辅助设计(CAD)是用于设计电子系统的一类软件工具，例如集成电路(IC)。借助EDA工具，设计人员可以完成具有数十亿个晶体管的超大规模集成(VLSI)芯片的设计流程。由于电子系统的大规模和高复杂性，EDA工具对于现代VLSI设计至关重要。
最近，随着人工智能(AI)算法的蓬勃发展，EDA社区正在积极探索用于设计先进芯片的AI用于IC技术。许多研究已经探索了基于机器学习(ML)的技术，用于设计流程中的跨阶段预测任务，以实现更快的设计收敛。例如，谷歌于2021年在《自然》杂志上发表了一篇题为“快速芯片设计的图形放置方法”的论文，利用强化学习(RL)将宏放置在芯片设计中。
其基本思路是将芯片布局视为Go板，而将每个宏视为一块石头。通过这种方式，可以使用10，000个内部设计样本对RL代理进行预训练，并学习如何一次放置一个宏。通过对每个设计上的代理进行大约6个小时的微调，它可以在Google的TPU芯片上超越传统EDA工具的性能，并获得更好的性能，功率和面积(PPA)。
可以看出，“AIforEDA”正在设计自动化社区积极探索。虽然构建ML模型通常需要大量的数据，但由于缺乏大型公共数据集和数据生成困难，大多数研究只能生成小型内部数据集进行验证。为此，迫切需要一个专用于EDA中ML任务的开源数据集。
为了解决这个问题，北京大学的研究小组发布了第一个名为RircentNet的开源数据集，该数据集致力于在VLSICAD中用于IC应用的AI。该数据集由来自六个开源RISC-V设计的超过10000个样本和54个合成电路网表组成，为跨阶段预测任务提供整体支持，并支持路由拥塞预测、设计规则检查(DRC)违规预测和IR跌落预测等任务。电路网的主要特点可以概括如下：
多任务：数据集支持三个预测任务，即拥塞预测、DRC违规预测和IR丢弃预测。该数据集包括最先进方法中广泛采用的特征，并通过实验进行验证。
易于使用的格式：功能经过预处理并转换为Numpy数组，并删除了受限制的信息。用户可以通过Python脚本轻松加载数据。
三个跨阶段预测任务：拥塞、DRC违规和IR丢弃。图片来源：中国科学出版社
为了评估CircuitNet的有效性，作者通过对三个预测任务的实验来验证数据集：拥塞、DRC违规和IR丢弃。每个实验都采用最近研究中的方法，并使用与原始研究相同的评估指标在RircuitNet上评估其结果。总体而言，结果与原始出版物一致，这证明了电路网的有效性。有关实验设置的详细教程可在GitHub上找到。未来，作者计划在先进技术节点中采用更多具有大规模设计的数据样本，以提高数据集的规模和多样性。
